由王俊、張玉璽、楊彬編著的《DSP\FPGA嵌入式
實時處理技術及應用(工業和信息化部十二五規劃教
材)》以DSP處理器提高處理速度的方法為主線，介紹
了流水線、並行結構、哈佛結構、數據傳輸、多核眾
核等處理器常用結構，總結了DSP處理器的典型結構
和發展體繫，同時給出了典型DSP繫統硬件結構、開
發編程方法和繫統實例，詳細介紹了多核DSP處理器
的設計、開發和在實時處理中的應用；並介紹了DSP
多片互連與FPGA的應用，包括FPGA對ADC采樣的控制
、基於FPGA的正交采樣和數字下變頻、脈衝壓縮和
FPGA與DSP之間的接口設計等。
本書可作為電子類本科高年級學生和研究生專業
選修課教材。

第1章 緒論
1．1 數字信號處理概述
1．2 數字信號處理繫統實現方法
1．2．1 ASIC：集成電路
1．2．2 DSP數字信號處理器
1．2．3 FPGA
1．2．4 其他數字信號處理器
1．2．5 常用數字信號處理繫統優缺點比較
1．3 數字信號處理芯片發展歷程
1．3．1 ASIC芯片發展
1．3．2 DSP芯片發展
1．3．3 FPGA的發展
1．4 數字信號處理的應用
第2章 DSP實時處理與數制表示
2．1 數字信號處理繫統概述
2．2 數字模擬轉換
2．2．1 定點數
2．2．2 浮點數
2．2．3 ADC采樣中的數值量化
2．2．4 DAC重構過程
2．3 實時信號處理
2．3．1 數據流處理方法
2．3．2 數據流處理
2．3．3 數據塊處理
2．4 DSP的處理速度
2．4．1 DSP執行程序時間估計方法
2．4．2 DSP性能指標
第3章 DSP處理結構與數據傳輸
3．1 硬件乘法器和乘加單元
3．2 零開銷循環
3．3 環形buffer
3．4 碼位倒序
3．5 哈佛結構
3．6 流水線技術
3．7 超標量與超長指令字處理器
3．7．1 超標量處理器
3．7．2 超長指令字(VLIW)處理器
3．7．3 超標量與超長指令字(VLIW)的區別
3．8 多核處理器簡介
3．9 CPU和DSP比較
3．10 DSP的傳輸速度
3．10．1 DMA控制技術
3．10．2 DMA控制器與傳輸操作
3．11 總結
第4章 DSP芯片構成與開發流程
4．1 DSP芯片的基本結構
4．1．1 典型TMS320C6678的基本結構
4．1．2 TMS320C6678常用引腳分類
4．1．3 TMS320C6678算法處理性能
4．2 DSP中數據傳輸和處理方法
4．2．1 TMS320C6000高效數據訪問與傳輸方法
4．2．2 TMS320C6000中數據處理方法的優化
4．3 DSP繫統常用的編程和控制方法
4．3．1 TMS320C6678中CMD文件的編寫
4．3．2 TMS320C6678中繫統初始化
4．4 DSP的中斷配置與使用
4．4．1 TI C6000：DSP的基本中斷機制
4．4．2 TMS320C6678的中斷控制結構與配置方法
4．5 DSP繫統開發環境與調試工具
4．5．1 CCSv5開發平臺
4．5．2 DSP／BIOS的使用
4．5．3 繫統分析和測試工具
第5章 多芯片互連與高速串行I/O應用
5．1 並行處理繫統互連結構
5．2 DSP並行處理繫統中常用的互連結構
5．2．1利用外部存儲器接口組成並行結構
5．2．2 ADI公司多處理器並行結構
5．2-3 TI公司多處理器並行結構
5．3 DSP互連技術總結
5．4 高速串行I／O發展過程
5．5 RapidiO互連技術與應用
5．5．1 RapidIO技術簡介
5．5．2 FPGA中RapidIO設計
5．5．3 DSP中RapidIO應用
5．6 PCIe互連技術與應用
5．6．1 PCIe技術簡介
5．6．2 FPGA中PCIe設計
5．6．3 DSF-中PCIe設計
5．7 SRIO和PCIe互連技術比較
第6章 實時信號處理繫統
6．1 實時信號處理機的基本結構
6．2 高性能實時信號處理機繫統設計
6．2．1 FPGA功能設計
6．2，2 DSP功能設計
6．2．3 繫統通信接口設計
6．3 電源及時鐘電路設計
6．3．1 電源設計
6．3．2 繫統時鐘設計
6．4 硬件電路設計
6．4．1 整體布局布線
6．4．2 PCB布局
6．5 繫統功能調試
6．5．1 繫統電源調試
6．5．2 繫統時鐘調試
6．5．3 繫統FPGA功能調試
6．5．4 繫統DSP功能調試
6．6 繫統性能
第7章 FPGA在實時處理中的應用
7．1 繫統概述
7．2 FPGA對ADC采樣控制
7．3 基於FPGA的正交采樣和數字下變頻
7．4 脈衝壓縮模塊
7．5 FPGA之間數據傳輸互連接口設計
7．6 FPGA與DSP之間互連接口設計
7．6．1 FPGA與DSP之間SRIO接口設計
7．6．2 FPGA與DSP之間PCIe接口設計
7．6．3 FPGA與DSP之間EMIF接口設計
第8章 DSP在雷達信號處理中的應用
8．1 TMS320C6678信號處理繫統硬件結構
8．2 TMS320C6678信號處理流程程序設計
8．2．1 中斷向量表及CMD文件編寫
8．2．2 繫統初始化
8．2．3 多核啟動
8．2．4 從FPGA中獲取指令參數和脈衝壓縮數據
8．2．5 數據處理
8．3 繫統中不同處理器問的數據傳輸
8．3．1 DSP與FPGA之間的數據通信
8．3．2 DSP間高速串行口數據通信
第9章 多核DSP在實時處理中的應用
9．1 Keystone多核架構
9．1．1 IPC核間通信
9．1．2 多核導航器
9．2 多核程序設計
9．2．1 多核一致性
9．2．2 MCSDK多核開發
9．3 多核信號處理
9．3．1 多核大數FFT算法
9．3．2 多核大數FFT任務分配
9．3．3 多核大數FFT性能比較
**0章 多核/眾核DSP繫統結構與開發應用
10．1 概述
10．2 NvIDIA GPU 17ermi GTx470的LFM-PD處理繫統
10．2．1 Fermi GPU的硬件結構
10．2．2 Fermi GPU的軟件編程
10．3 PD—LFM算法的GPU實現
10．3．1 CPU-GPU的數據傳輸與內存分配
10．3．2 GPU中的FFT與IFFT
10．3．3 GPU中的匹配濾波、加窗與求模
10．3．4 GPU中的矩陣轉置
10．3．5 GPU中的CFAR操作
10．4 眾核處理器Tile64
10．4．1 Tile64眾核處理器架構
10．4．2 基於Tile64的LFM—PD處理解決方案
參考文獻