[ 收藏 ] [ 简体中文 ]  
臺灣貨到付款、ATM、超商、信用卡PAYPAL付款,4-7個工作日送達,999元臺幣免運費   在線留言 商品價格為新臺幣 
首頁 電影 連續劇 音樂 圖書 女裝 男裝 童裝 內衣 百貨家居 包包 女鞋 男鞋 童鞋 計算機周邊

商品搜索

 类 别:
 关键字:
    

商品分类

ASIC設計理論與實踐(RTL驗證綜合與版圖設計高等學校信息技術類新方向新動能新形態繫列
該商品所屬分類:工業技術 -> 電子通信
【市場價】
377-547
【優惠價】
236-342
【介質】 book
【ISBN】9787115507679
【折扣說明】一次購物滿999元台幣免運費+贈品
一次購物滿2000元台幣95折+免運費+贈品
一次購物滿3000元台幣92折+免運費+贈品
一次購物滿4000元台幣88折+免運費+贈品
【本期贈品】①優質無紡布環保袋,做工棒!②品牌簽字筆 ③品牌手帕紙巾
版本正版全新電子版PDF檔
您已选择: 正版全新
溫馨提示:如果有多種選項,請先選擇再點擊加入購物車。
*. 電子圖書價格是0.69折,例如了得網價格是100元,電子書pdf的價格則是69元。
*. 購買電子書不支持貨到付款,購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。
*. 如果收到的電子書不滿意,可以聯絡我們退款。謝謝。
內容介紹



  • 出版社:人民郵電
  • ISBN:9787115507679
  • 作者:編者:劉雯
  • 頁數:158
  • 出版日期:2019-04-01
  • 印刷日期:2019-04-01
  • 包裝:平裝
  • 開本:16開
  • 版次:1
  • 印次:1
  • 字數:282千字
  • 第1章 ASIC概述
    1.1 ASIC概念
    1.2 ASIC設計方法
    1.3 ASIC設計流程
    1.3.1 設計需求分析
    1.3.2 模塊設計及驗證
    1.3.3 邏輯綜合及驗證
    1.3.4 版圖設計
    1.3.5 參數提取與靜態時序分析
    1.3.6 物理驗證
    1.4 集成電路設計工具
    1.4.1 EDA公司簡介
    1.4.2 設計流程各階段所用工具
    1.5 全書架構
    第2章 Verilog HDL基礎及實驗環境
    2.1 Verilog HDL硬件描述語言
    2.1.1 Verilog HDL語法基礎
    2.1.2 Verilog HDL模塊設計
    2.1.3 Verilog HDL測試程序建模方法
    2.1.4 Verilog HDL的編寫技巧
    2.2 ASIC設計工具運行環境
    2.2.1 Linux組成結構
    2.2.2 環境變量設置
    2.2.3 Linux相關命令
    第3章 中央處理器
    3.1 CPU概述
    3.2 CPU的指令繫統
    3.2.1 指令的基本格式
    3.2.2 指令分類
    3.2.3 尋址方式
    3.2.4 指令周期
    3.3 CPU的功能實現
    3.3.1 存儲器
    3.3.2 程序計數器
    3.3.3 指令寄存器
    3.3.4 地址多路選擇器
    3.3.5 算術邏輯單元
    3.3.6 累加器
    3.3.7 狀態控制器
    3.3.8 CPU
    第4章 RISC_CPU RTL級設計及仿真
    4.1 RISC_CPU設計流程
    4.2 RTL編譯與仿真工具使用
    4.3 RTL級設計與仿真
    4.3.1 選擇器設計
    4.3.2 程序計數器設計
    4.3.3 指令寄存器設計
    4.3.4 算術邏輯單元設計
    4.3.5 存儲器設計
    4.3.6 設計時序邏輯時采用阻塞賦值與非阻塞賦值的區別
 
網友評論  我們期待著您對此商品發表評論
 
相關商品
在線留言 商品價格為新臺幣
關於我們 送貨時間 安全付款 會員登入 加入會員 我的帳戶 網站聯盟
DVD 連續劇 Copyright © 2024, Digital 了得網 Co., Ltd.
返回頂部