第1章 緒論
1.1 EDA發展歷程
1.2 可編程邏輯器件的基本結構
1.2.1 ASIC的分類
1.2.2 SPLD基本結構
1.2.3 CPLD基本結構
1.2.4 FPGA基本結構
1.2.5 FPGA與CPLD的比較
1.2.6 PLD廠商介紹
1.3 可編程邏輯器件的設計
1.3.1 設計方法
1.3.2 設計流程
1.3.3 基於IP的設計
第2章 Altera可編程邏輯器件
2.1 概述
2.2 FPGA
2.2.1 **FPGA器件StratixⅣ
2.2.2 **FPGA器件StratixⅤ
2.2.3 低成本FPGA器件CycloneⅢ
2.2.4 低成本FPGA器件CycloneⅣ
2.2.5 中端FPGA器件ArriaⅡ
2.3 CPLD
2.3.1 MAX3000A器件
2.3.2 MAXII器件
2.4 結構化ASIC
2.4.1 簡述
2.4.2 HardCopy繫統開發流程
2.4.3 HardCopyV器件
2.5 成熟器件
第3章 硬件描述語言
3.1 硬件描述語言概述
3.2 VHDL程序的基本結構
3.2.1 實體說明
3.2.2 結構體
3.2.3 配置
3.2.4 庫
3.2.5 程序包
3.3 VHDL的描述方法
3.3.1 標識符
3.3.2 詞法單元
3.3.3 數據對像
3.3.4 數據類型
3.3.5 操作運算符
3.4 VHDL的常用語句
3.4.1 並行語句
3.4.2 順序語句
第4章 QuartusⅡ集成環境
4.1 概述
4.2 QuartusⅡ的安裝
4.3 QuarrusⅡ10.0圖形用戶界面