《數字電路與邏輯設計》是作者在總結多年從事“數字電路與邏輯設計”課程教學工作經驗的基礎上，結合電子技術的發展趨勢及後續課程的需要編寫的。
《數字電路與邏輯設計》主要內容有：數字繫統基礎知識、邏輯代數基礎、組合邏輯電路、時序邏輯電路、半導體存儲器、可編程邏輯器件、脈衝單元電路、模數及數模轉換、Verilog HDL語言及其編程應用。
本教材由胡全連編著。

“數字電路與邏輯設計”是計算機軟、硬件各專業的專業基礎課。《 數字電路與邏輯設計》(作者胡全連)覆蓋了數字電子技術的全部基礎內容 ，繫統地介紹了數字電路的分析與設計理論。《數字電路與邏輯設計》主 要內容有：數字繫統基礎知識、邏輯代數基礎、組合邏輯電路、時序邏輯 電路、半導體存儲器、可編程邏輯器件、脈衝單元電路、模數及數模轉換 、Verilog HDL語言及其編程應用。 本書可作為高等學校計算機及電氣信息類各專業的教科書，也可供相 關工程技術人員參考。

前言
教學建議
第1章 緒論
1．1 概述
1．1．1 數字信號與數字電路
1．1．2 典型數字繫統——數字電子計算機
1．2 數制及其轉換
1．2．1 進位記數制
1．2．2 數制間的相互轉換
1．3 帶符號數的代碼表示
1．3．1 真值與機器碼
1．3．2 機器碼的運算
1．4 幾種常用的代碼
1．4．1 二一十進制編碼
1．4．2 可靠性編碼
1．4．3 字符編碼
本章小結
習題一
第2章邏輯代數基礎
2．1 邏輯代數的基本概念
2．1．1 邏輯變量
2．1．2 邏輯運算
2．1．3 邏輯函數
2．2 邏輯代數中的公理、定理及重要規則
2．2．1 邏輯公理
2．2．2 邏輯定理
2．2．3 重要規則
2．3 邏輯函數的表示方法
2．3．1 真值表
2．3．2 邏輯表達式
2．3．3 邏輯電路圖
2．3．4 時序圖
2．3．5 卡諾圖
2．4 邏輯函數的化簡
2．4．1 代數化簡法
2．4．2 卡諾圖化簡法
2．4．3 列表化簡法
2．4．4 邏輯函數化簡的實際問題
本章小結
習題二
第3章 組合邏輯電路
3．1 概述
3．2 集成邏輯門
3．2．1 門電路邏輯符號及其外部特性
3．2．2 TTL邏輯門
3．2．3 CMOS邏輯門
3．2．4 用Verilog HDL描述邏輯門電路
3．3 組合邏輯電路的分析
3．3．1 組合邏輯電路分析方法和分析步驟
3．3．2 組合邏輯電路分析舉例
3．4 組合邏輯電路的設計
3．4．1 組合邏輯電路的邏輯門實現
3．4．2 組合邏輯電路的設計步驟
3．4．3 組合邏輯電路的設計舉例
3．5 常用集成組合邏輯芯片及其應用
3．5．1 並行加法器
3．5．2 編碼器與譯碼器
3．5．3 數據選擇器和數據分配器
3．5．4 數值比較器
3．5．5 奇偶校驗器
3．5．6 用Verilog HDL描述組合邏輯電路
3．6 組合邏輯電路的競爭與冒險
3．6．1 競爭與冒險
3．6．2 冒險的判斷
3．6．3 冒險的消除
本章小結
習題三
第4章 時序邏輯電路
4．1 概述
4．1．1 時序邏輯電路的結構
4．1．2 時序邏輯電路的分類-
4．1．3時序邏輯電路的描述方法
4．2 觸發器
4．2．1 觸發器的基本概念
4．2．2 基本R-S觸發器
4．2．3 時鐘控制的觸發器
4．2．4 不同類型觸發器間的相互轉換
4．2．5 用Verilog HDL描述觸發器
4．3 同步時序邏輯電路
4．3．1 同步時序邏輯電路分析
4．3．2 同步時序邏輯電路設計
4．4 脈衝異步時序邏輯電路
4．4．1 脈衝異步時序邏輯電路分析
4．4．2 脈衝異步時序邏輯電路設計
4．5 常用集成時序邏輯芯片及其應用
4．5．1 計數器
4．5．2 寄存器
4．5．3 用Verilog HDL描述時序邏輯電路
本章小結
習題四
第5章 半導體存儲器
5．1 概述
5．1．1 半導體存儲器的特點與應用
5．1．2 半導體存儲器的分類
5．1．3 半導體存儲器的主要技術指標
5．2 隨機存取存儲器件(RAM)
5．2．1 RAM結構
5．2．2 RAM存儲單元
5．2．3 RAM集成片簡介
5．2．4 RAM存儲容量的擴展
5．3 隻讀存儲器件(ROM)
5．3．1 固定ROM
5．3．2 可編程ROM(PROM)
5．3．3 可擦除可編程ROM(EPROM)和電可擦可編程ROM(EEPROM)
5．3．4 用ROM實現組合邏輯函數
本章小結
習題五
第6章 可編程邏輯器件
6．1 概述
6．2 可編程邏輯陣列(PIA)器件與可編程陣列邏輯(PAL)器件
6．2．1 可編程邏輯陣列器件
6．2．2 可編程陣列邏輯器件
6．3 通用邏輯陣列(GAL)器件
6．3．1 GAL器件的基本類型
6．3．2 PAL型GAL器件
6．3．3 PLA型GAL器件
6．3．4 GAL器件的應用
6．4 復雜可編程邏輯器件(CPLD)
6．4．1 CPLD的基本結構
6．4．2 CPLD的分區陣列結構
6．4．3 典型器件及應用舉例
6．5 現場可編程邏輯(FPGA)器件
6．5．1 FPGA器件基本結構及特征
6．5．2 FPGA器件和CPLD的對比
6．5．3 FPGA的應用舉例
本章小結
習題六
第7章 脈衝單元電路
7．1 脈衝信號與脈衝電路
7．1．1 脈衝信號
7．1．2 脈衝電路
7．2 集成門構成的脈衝單元電路
7．2．1 施密特觸發器
7．2．2 單穩態觸發器
7．2．3 多諧振蕩器
7．3 555定時器及其應用
7．3．1 555定時器的電路結構
7．3．2 用555定時器構成施密特觸發器
7．3．3 用555定時器構成單穩態觸發器
7．3．4 用555定時器構成多諧振蕩器
本章小結
習題七
第8章 模數及數模轉換
8．1 概述
8．2 D／A轉換器
8．2．1 權電阻網絡D／A轉換器
8．2．2 倒T型電阻網絡D／A轉換器
8．2．3 權電流型D／A轉換器
8．2．4 D／A轉換器的主要技術指標
8．3 A／D轉換器
8．3．1 A／D轉換的基本原理
8．3．2 A／D轉換器的主要電路形式
8．3．3 A／D轉換器的主要技術指標
本章小結
習題八
附錄 硬件描述語言——Verilog HDL語言
參考文獻