“計算機組成原理”課程是計算機專業的一門核心課程，是計算機學科的基礎，**重要；而要掌握該課程的核心內容要求學生經過實踐環節的訓練。當今，硬件描述語言、現場可編程門陣列(FPGA)及相關的EDA軟件平臺已經被廣泛應用到IT行業的各個領域；而利用這些技術來開發實驗教學中復雜、繫統性的實驗項目，可以大幅度提升教學層次和效果；同時，掌握這些技術進行硬件電路的設計，是對計算機、電子、通訊和自動控制等專業學生的一個基本的要求。
《計算機組成與設計實驗教材--基於設計方法VHDL及例程(西安交通大學本科十二五規劃教材)》(作者姜欣寧)是為“計算機組成原理”課而編寫的實驗教材。

《計算機組成與設計實驗教材--基於設計方法 VHDL及例程(西安交通大學本科十二五規劃教材)》( 作者姜欣寧)是為“計算機組成原理”課而編寫的實 驗教材。第一篇通過兩個完整的計算機模型機 的設計過程，詳細地說明了繫統的設計思路和實現方 法；包括各功能部件的實現、指令集的設計 和繫統的集成；第二篇介紹了硬件描述語言VHDL的基 本用法；包括VHDL程序的基本構成、 描述方法、常用語句、層次結構設計等；第三篇介紹 計算機組成實驗例程；幫助同學們理解計算 機底層的數據通路、層次結構和時序等概念和提高實 用編程技能。附錄1介紹了最新版Xilinx ISEl4．4開發軟件的使用方法。附錄2介紹了)(JEcA 實驗教學繫統的構成及例程，它是基於 Xilinx最新的ZYNQ一7000平臺，學習Xilinx PlanAhead等軟件的入門教材。附錄3介紹了 TEC—CA機的使用方法和QuartusII開發平臺的使用。 《計算機組成與設計實驗教材--基於設計方法 VHDL及例程(西安交通大學本科十二五規劃教材)》重 點突出、內容豐富、簡明實用；可作為高等院校計算 機、電子、通訊和自動控制各專業 本科生相關課程的教材和參考書，也可作為硬件設計 人員的參考書。

第一篇 計算機繫統(模型機)的設計方法介紹
第1章 概述
1．1 背景
1．2 課程的設計思路
1．2．1 設計定位
1．2．2 開發方法的設計
1．3 技術要求和實施平臺
第2章 計算機繫統設計方法的描述
2．1 繫統開發的整體規劃(見圖2—1)
2．2 繫統的體繫結構描述(三種)
2．3 繫統的初步劃分
2．4 繫統內部模塊的關聯
2．5 繫統的詳細設計流程圖
第3章 計算機繫統的設計與實現(組合邏輯設計方案)
3．1 構建數據流的路徑
3．2 配置數據流路徑(數據通路)的基本部件
3．3 取指周期的分析
3．4 數據通路的構建舉例
3．4．1 取指令數據通路的構建(見圖3—2)
3．4．2 各類指令數據通路的構建
3．4．3 總的數據通路的形成
3．4．4 數據通路中控制信號的確定
3．5 指令集設計
3．5．1 指令繫統設計概述
3．5．2 指令類型的設計
3．5．3 指令格式的設計
3．5．4 尋址方式的確定
3．5．5 各條指令的描述與功能部件的配置
3．5．6 寫出“指令繫統對照表”
3．6 控制器的設計
3．6．1 控制器的設計概述
3．6．2 控制器的基本邏輯模塊組成
3．6．3 微操作與各種信號之間的關繫
3．6．4 “時序”設計要點
3．6．5 時序電路模塊的設計
3．6．6 組合邏輯控制器的一般設計方法和步驟
3．6．7 一個控制器設計方法(CU的狀態圖描述法)的描述
3．6．7．1 設計思路和步驟
3．6．7．2 分析指令執行過程
3．6．7．3 控制器微操作序列的設計
3．6．7．4 控制器微命令的設計
3．6．7．5 控制器的狀態機圖的設計
3．6．7．6 描述信號(微命令)和狀態之間的關繫
3．7 控制器和繫統的實現(“組合邏輯”的設計方案)
3．7．1 控制信號產生電路的硬件實現方法
3．7．2 繫統各級電路的硬件實現
3．8 控制器的仿真測試
3．9 存儲器的設計要點
3．10 繫統的調試
第4章 計算機繫統設計方法和步驟(微程序設計方案)
4．1 設計思路和步驟
4．2 指令集的設計
4．2．1 指令類型
4．2．2 指令的格式及其實現的操作
4．3 繫統硬件電路的設計
4．3．1 繫統電路圖的設計
4．3．3 各微命令信號的含義及功能如下
4．3．4 主要部件的描述
4．4 指令流程圖及數據通路圖的描述
4．5 控制器的設計
4．5．1 控制器的設計思路
4．5．2 控制器ASM圖的設計
4．5．3 微程序的設計
4．5．4 畫出微程序代碼表
4．6 計算機繫統的實現
4．6．1 繫統實現(集成)方法的選擇
4．6．2 設計計算機(主機)繫統
4．6．3 編寫測試程序
4．7 總線和外設接口的設計
第5章 實踐總結
5．1 結果分析
5．2 經驗分析
第二篇 VHDL語言基礎及實例
6．1 VHDL程序的結構
6．2 VHDL的基本詞彙元素
6．3 VHDL的對像
6．4 VHDL的數據類型
6．5 運算符
6．6 VHDL的順序語句
6．7 VHDL的並行語句
6．8 子程序語句
6．9 繫統的層次結構設計
6．10 程序包及應用
第三篇 實驗項目
實驗一 串並型加減法器的設計
實驗二 層次結構的設計與實現
實驗三 邏輯單元的設計與實現
實驗四 寄存器組的設計與實現
實驗五 時序部件的設計
實驗六 尋址電路的設計和實現
實驗七 內部存儲器的設計與實現
實驗八 數據通路的設計和實現
實驗九 三級時序電路模塊的設計和仿真分析
實驗十 指令譯碼器(硬連線控制器)電路的設計和實現
實驗十一 多模塊並行執行的設計
實驗十二 程序包的使用
附錄1 Xmnx LSE開發平臺的應用
附錄2 xJECA實驗教學繫統使用介紹
附錄3 QuartusⅡ基本使用方法及TEC—CA設備的介紹