●章 數字設計基礎
1.1 數字設計簡介
1.1.1 模擬繫統和數字繫統
1.1.2 微處理器與微控制器
1.1.3 可編程邏輯器件
1.1.4 集成電路與片上繫統
1.1.5 SOPC繫統
1.2 數制和編碼
1.2.1 十進制和非十進制
1.2.2 二進制數字繫統
1.2.3 BCD碼
1.2.4 ASCII碼
1.2.5 格雷碼
1.2.6 數據編碼
1.3 數字電路
1.3.1 基本邏輯門電路
1.3.2 組合邏輯電路
1.3.3 組合邏輯電路中的競爭冒險現像
1.3.4 時序邏輯電路
1.3.5 CMOS邏輯
1.4 數字繫統的設計方法及流程
1.4.1 層次化設計流程
1.4.2 層次化設計的優缺點
1.5 思考題
第2章 硬件描述語言
2.1 硬件描述語言簡介
2.2 verilog HDL基本程序結構
2.2.1 模塊
2.2.2 模塊實例引用
2.3 Verilog HDL語言基礎
2.3.1 標識符
2.3.2 常量
2.3.3 變量及數據類型
2.3.4 運算符和表達式
2.3.5 過程結構
2.3.6 控制結構
2.3.7 語句塊
2.4 繫統的描述方法
2.4.1 結構級描述
2.4.2 行為級描述
2.5 設計綜合與驗證
2.5.1 設計綜合
2.5.2 設計仿真驗證
2.6 思考題
第3章 組合邏輯設計
3.1 用Verilog HDL實現基本邏輯門電路
3.2 用Verilog HDL實現組合邏輯
3.2.1 編碼器
3.2.2 譯碼器
3.2.3 多路選擇器
……
第4章 時序邏輯設計
第5章 FPGA體繫及lP核
第6章 微處理器體繫結構及關鍵技術
第7章 MicroBlaze處理器的結構與應用
第8章 NiosⅡ處理器的結構與應用
附錄 AVerilogHDL（IEEE1364-2005）關鍵字列表
參考文獻
內容簡介
《數字繫統與微處理器/普通高等教育“十三五”規劃教材》以基於硬件編程語言的數字繫統設計和微處理器軟核設計為主線，《數字繫統與微處理器/普通高等教育“十三五”規劃教材》內容分為兩大部分：數字繫統和微處理器。前四章主要是基於VerilogHDL硬件描述語言的數字電路設計相關內容；後四章主要涉及微處理器的體繫結構和兩種基於FPGA的微處理器軟核的設計和應用。《數字繫統與微處理器/普通高等教育“十三五”規劃教材》突出介紹基於FPCA的數字繫統與微處理器軟核的SoPC設計方法與技術，並建立起數字繫統與微處理器的橋梁。《數字繫統與微處理器/普通高等教育“十三五”規劃教材》涉及眾多實際工程中設計和實踐中的實例，結合了FPGA技術的新發展及設計中的具體問題，適用於學習不錯數字繫統設計課程的高年級本科生和研究生，以及想通過實例學習VerilogHDL並對微處理器軟核設計感興趣的專業工程師。
