隨著繫統向高速度、低功耗、低電壓和多媒體、網絡化、移動化方向的發展，數字信號處理對繫統的要求越來越高，傳統的基於DSP處理器芯片的數字信號處理繫統技術難以滿足日益提高的整機繫統的要求。而現場可編程門陣列(FPGA)由於其固有的特征，正好填補了這方面的要求。FPGA可以方便地通過對邏輯結構的修改和配置，完成對繫統和設備的升級，以便迅速適應市場的變化。本書主要介紹基於FPGA數字信號處理的設計流程，探討數字信號處理算法在FPGA中的硬件設計與實現，重點講述基於System Generator的FPGA開發及其構成模塊、圖形化工程設計流程及實現。

本書主要介紹基於FPGA數字信號處理的設計流程，探討數字信號處理 算法在FPGA中的硬件設計與實現，重點講述基於System Generator的FPGA 開發及其構成模塊、圖形化工程設計流程及實現。本書立足於實踐，結合 作者多年從事FPGA數字信號處理的設計和教學經驗，通過大量設計實例詳 細探討了數字信號處理算法在FPGA硬件開發中的詳細設計流程(光盤內附詳 細實例)。所有實例均在XILINX公司大學計劃Spartan-3E開發板上驗證通過 。 本書可作為使用XILINX產品開發數字信號處理繫統的工程技術人員及 項目管理人員等的參考書，也可作為有志於數字電路設計的高等院校高年 級本科生和研究生的專業教材。

第1章 FPGA硬件結構
1.1 FPGA的可編程技術
1.1.1 基於SRAM的FPGA器件
1.1.2 反熔絲FPGA
1.1.3 基於Flash的FPGA
1.2 FPGA的內部結構
1.2.1 可配置邏輯模塊(CLB)
1.2.2 可配置I/O模塊
1.2.3 塊存儲器(Block RAM)
1.2.4數字時鐘管理器(DCM)
1.2.5硬件乘法器模塊(Multiplier)
1.3 XILINX公司主流產品介紹與器件選擇
1.3.1 主流FPGA產品
1.3.2 器件的選擇
1.4 本章小結
第2章 數字信號處理的基本知識
2.1 模擬/數字轉換和數字，模擬轉換
2.1.1 模擬/數字轉換
2.1.2 數字/模擬轉換
2.2 離散傅立葉變換(DFT)與快速傅立葉變換(FFT)
2.2.1 離散傅立葉變換
2.2.2 快速傅立葉變換
2.3 濾波器
2.3.1 無限脈衝響應數字濾波器(IIR)
2.3.2 有限脈衝響應數字濾波器(FFT)
2.3.3 IIR濾波器與FIR濾波器的比較
2.4 本章小結
第3章 System Generator概述
3.1 軟件需求
3.2 軟件安裝
3.3 編譯XILINX硬件描述語言庫
3.4 FPGA器件需求
3.5 使用FPGA進行數字信號處理的優勢
3.6 用System Generator進行繫統級建模
3.6.1 MATLAB、Simulink和System Generator的運行環境
3.6.2 一般流程
3.6.3 流程範例
3.6.4 幾個重要特點
3.7 本章小節
第4章 Systom Generator庫的構成
4.1 System Generator‘模塊定義
4.2 在Simulink模型中引用XILINX模塊
4.3 XILINX Blockset庫
4.4 XILINX Blockset庫
4.5 XILINX Reference Blockset庫
4.6 XILINX XtremeDSP.Kit庫
4.7 本章小結
第5章 圖形化工程設計流程及實現
5.1 常規設計流程
5.1.1 使用硬件描述語言的FPGA開發流程
5.1.2 使用XILINX CORE Generator的FPGA開發流程
5.2 使用XILINX System Generator的FPGA開發流程
5.3 System Generator的重要功能
5.3.1 硬件描述語言協同仿真
5.3.2 硬件驗證
5.3.3 繫統在線調試
5.3.4 資源估計
5.4 本章小結
第6章 應用實例
6.1 數字振蕩器
6.1.1 用IIR濾波器實現振蕩器
6.1.2 用查表法實現數控振蕩器
6.2 有限脈衝響應(FIR)濾波器
6.2.1 標準FIR濾波器
6.2.2 標準FIR濾波器的改進結構
6.2.3 轉置4抽頭FIR濾波器
6.2.4 轉置4抽頭的FIR濾波器的變換結構
6.2.5 使用System Generator現有乘加FIR模塊
6.3 CORDIC算法的原理與運用
6.3.1 CORDIC算法介紹
6.3.2 CORDIC算法的運用
6.4 時延數字正切鎖相環
6.4.1 零階時延數字正切鎖相環
6.4.2 一階時延數字正切鎖相環
6.5 本章小結
附錄 光盤內容樹狀圖
參考文獻