本書以講解Verilog HDL語言為基礎，並較深入地分析數字繫統的工作原理，從集成化的視角重點講述繫統的結構優化、時序、速度、面積和功耗等物理性能的設計優化，通過對上述多重物理性能的折中分析，實現Verilog HDL描述方法的**數字繫統的設計方案。

本書是高性能數字集成繫統設計的基礎教材，作者從硬件描述語言 Verilog HDL描述入手，重點闡述了高性能集成化數字電路的電路結構、面 積優化、時序優化、速度優化、功耗優化和可重構設計等問題。本書還給 出了復雜數字繫統的兩種實現方案FPGA/ASIC的具體實現方案。全書共分11 章，主要包含復雜數字繫統設計問題前瞻、Verilog HDL語言基礎、電路結 構優化、狀態機及數據路徑、時序/時鐘域、低功耗、可重構設計及其具體 FPGA/ASIC設計實現方法。本書通過大量設計實例討論高性能設計思想和方 法，同時，針對當前工業界人士的問題和需求，有的放矢地分析和解釋了 相關具體設計案例。 本書可作為普通高等院校、科研院所電子信息、通信工程、電氣工程 、計算機等相關專業的本科生和研究生教材，還可作為數字集成繫統領域 工程技術人員的參考書。

第1章 FPGA/ASIC設計方法概述/1
1.1 電子繫統發展歷史/1
1.2 高性能集成化設計/2
1.3 數字集成化設計流程/3
1.4 數字繫統實現方法/5
1.5 集成化設計發展趨勢/8
1.6 集成設計應用前景/10
習題/11
參考文獻/11
第2章 Verilog硬件描述語言/12
2.1 基本概念/12
2.2 Verilog HDL基本結構/13
2.3 模塊與聲明/14
2.3.1 模塊命名/14
2.3.2 信號命名/15
2.3.3 端口聲明/16
2.3.4 變量聲明/16
2.3.5 'include與'define/16
2.3.6 代碼編寫規範/16
2.4 數據類型與運算符/17
2.4.1 數字聲明/17
2.4.2 數值邏輯/18
2.4.3 常量數據類型/18
2.4.4 數據類型/19
2.4.5 運算符和表達式/21
2.5 行為建模/22
2.5.1 行為描述模塊/22
2.5.2 條件語句/27
2.5.3 循環語句/28
2.5.4 任務與函數/30
2.5.5 混合設計模式/31
2.5.6 測試激勵/32
2.6 Verilog-2001設計規則/36
2.7 Verilog基本模塊/40
2.7.1 組合邏輯/40
2.7.2 時序邏輯/44
2.8 本章小結/47
習題/48
參考文獻/48
第3章 高性能電路設計/49
3.1 電路面積縮減/50
3.1.1 代碼編寫優化/50
3.1.2 條件語句處理/51
3.1.3 資源共享/53
3.1.4 時序電路的優化/58
3.2 高速電路設計/61
3.2.1 樹形結構化設計/62
3.2.2 電路扇出/63
3.2.3 基於信號傳播速度的處理/65
3.2.4 流水線設計/68
3.3 模塊接口設計/73
3.3.1 數據流量/73
3.3.2 模塊間的協議傳輸/74
3.4 復位信號與毛刺消除/78
3.4.1 復位信號/78
3.4.2 毛刺消除設計/83
習題/85
參考文獻/87
第4章 運算單元與結構/88
4.1 數值計算/88
4.2 加法器/90
4.2.1 加法器/90
4.2.2 超前進位加法器/91
4.2.3 進位旁路加法器/94
4.2.4 進位選擇加法器/97
4.3 乘法器/98
4.3.1 陣列乘法器/99
4.3.2 高速乘法器/103
4.4 數字信號處理/115
4.4.1 有限衝激響應濾波器/115
4.4.2 無限衝激響應濾波器/119
4.4.3 脈動陣列/120
4.5 有限域GF(2n運算/123
4.5.1 定義/123
4.5.2 有限域多項式/124
習題/126
參考文獻/126
第5章 狀態機與數據路徑/127
5.1 有限狀態機/127
5.1.1 基本概念/127
5.1.2 狀態機分類/128
5.1.3 狀態機描述方法/134
5.1.4 狀態機的編碼風格/145
5.1.5 可綜合的FSM編碼/151
5.1.6 狀態機的優化/153
5.1.7 狀態機容錯和設計準則/154
5.2 數據路徑/156
5.2.1 概述/156
5.2.2 時間調度與分配/157
5.2.3 數據路徑設計實例/163
習題/167
參考文獻/168
第6章 時序與時鐘/169
6.1 時序電路/169
6.1.1 基本概念/169
6.1.2 穩態與亞穩態/170
6.1.3 時鐘信號/171
6.1.4 時鐘分布/174
6.1.5 電路延時/176
6.2 時鐘域/176
6.2.1 同步與異步/176
6.2.2 異步電路通信/178
6.2.3 多時鐘域復位問題/192
習題/196
參考文獻/197
第7章 低功耗設計/198
7.1 基本原理/199
7.1.1 動態開關功耗/199
7.1.2 短路功耗/200
7.1.3 靜態功率消耗/201
7.2 低功耗設計方法/202
7.2.1 繫統級低功耗法/203
7.2.2 算法級低功耗法/203
7.2.3 結構級低功耗法/204
7.2.4 電路級低功耗法/206
7.2.5 洩漏功耗消減法/213
習題/215
參考文獻/215
第8章 FPGA與可重構計算/217
8.1 可重構器件/217
8.1.1 可重構器件現狀/217
8.1.2 可重構的分類/218
8.2 可重構電路結構/219
8.2.1 FPGA電路結構/219
8.2.2 動態可重構繫統/233
8.2.3 專用可重構繫統/236
參考文獻/242
第9章 數字繫統設計實例/243
9.1 AES加解密繫統/243
9.1.1 AES算法概述/243
9.1.2 AES算法結構/243
9.1.3 芯片內部電路繫統架構/245
9.1.4 芯片硬件描述語言設計/248
9.2 通信基帶繫統/253
9.2.1 無線通信繫統/253
9.2.2 RFID基帶設計/254
參考文獻/268
**0章 FPGA設計方法/269
10.1 新建工程/269
10.2 新建代碼/270
10.3 代碼仿真/273
10.4 IP Core的使用/280
10.5 邏輯綜合/283
10.6 配置實現/285
10.7 分析、報告/289
10.8 測試/290
參考文獻/296
**1章 ASIC設計方法/297
11.1 ASIC定義及設計流程/297
11.2 邏輯綜合/299
11.2.1 邏輯綜合工具Design Compiler介紹/299
11.2.2 DC基本概念/301
11.2.3 DC設計流程/303
11.3 布局布線物理設計/315
11.3.1 FloorPlan/318
11.3.2 Timing Setup/322
11.3.3 Placement/322
11.3.5 CTS/322
11.3.5 Route/325
11.3.6 DFM/328
11.4 版圖驗證、修正/331
11.4.1 版圖驗證/332
11.4.2 後仿真/332
11.4.3 流片/332
參考文獻/332