[ 收藏 ] [ 简体中文 ]  
臺灣貨到付款、ATM、超商、信用卡PAYPAL付款,4-7個工作日送達,999元臺幣免運費   在線留言 商品價格為新臺幣 
首頁 電影 連續劇 音樂 圖書 女裝 男裝 童裝 內衣 百貨家居 包包 女鞋 男鞋 童鞋 計算機周邊

商品搜索

 类 别:
 关键字:
    

商品分类

PLD繫統設計入門與實踐/電子電路設計叢書
該商品所屬分類:計算機/網絡 -> 計算機硬件組裝及維護
【市場價】
553-801
【優惠價】
346-501
【介質】 book
【ISBN】9787118107692
【折扣說明】一次購物滿999元台幣免運費+贈品
一次購物滿2000元台幣95折+免運費+贈品
一次購物滿3000元台幣92折+免運費+贈品
一次購物滿4000元台幣88折+免運費+贈品
【本期贈品】①優質無紡布環保袋,做工棒!②品牌簽字筆 ③品牌手帕紙巾
版本正版全新電子版PDF檔
您已选择: 正版全新
溫馨提示:如果有多種選項,請先選擇再點擊加入購物車。
*. 電子圖書價格是0.69折,例如了得網價格是100元,電子書pdf的價格則是69元。
*. 購買電子書不支持貨到付款,購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。
*. 如果收到的電子書不滿意,可以聯絡我們退款。謝謝。
內容介紹



  • 出版社:國防工業
  • ISBN:9787118107692
  • 作者:編者:王建農//王鯤鵬//王偉
  • 頁數:301
  • 出版日期:2016-07-01
  • 印刷日期:2016-07-01
  • 包裝:平裝
  • 開本:16開
  • 版次:1
  • 印次:1
  • 字數:485千字
  • 由王建農、王鯤鵬和王偉共同編著的《PLD繫統設計入門與實踐/電子電路設計叢書》一書繫統地介紹了可編程邏輯器件PLD的基本知識,盡可能讓讀者對PLD繫統設計技術有較為全面的了解。PLD的實用性決定了實踐環節是不可或缺的,理論與實踐的緊密結合是本書的特色。本書兼顧了Xilinx、Altera兩家公司的PLD及軟件開發平臺,由淺入深、循序漸進地引導讀者學習和實踐,使讀者逐步掌握PLD繫統設計技術。本書內容包括基礎篇和實踐篇兩部分共11章。基礎篇主要介紹EDA技術概述、可編程邏輯器件PLD、VHDL語言、Verilog HDL語言、ISE軟件、Quartus Ⅱ軟件、SOPC設計入門等;實踐篇介紹了PLD開發實驗繫統、組合邏輯電路實驗、時序邏輯電路實驗、PLD設計實例等內容。
    本書可以作為電子設計人員的自學和參考用書,也可以作為高等院校電子、電氣、自動化、計算機等相關專業的教材。
  • 由王建農、王鯤鵬和王偉共同編著的《PLD繫統 設計入門與實踐/電子電路設計叢書》一書的內容包 括基礎篇和實踐篇兩部分共11章。基礎篇主要介紹 EDA技術概述、可編程邏輯器件PLD、VHDL語言、 Verilog HDL語言、ISE軟件、Quartus Ⅱ軟件、 SOPC設計入門等;實踐篇介紹了PLD開發實驗繫統、 組合邏輯電路實驗、時序邏輯電路實驗、PLD設計實 例等內容。
  • 第1章 EDA技術概述
    1.1 EDA技術的涵義
    1.2 EDA技術的發展歷程
    1.3 EDA技術的主要內容
    1.3.1 可編程邏輯器件
    1.3.2 硬件描述語言
    1.3.3 EDA軟件開發工具
    1.3.4 實驗開發繫統
    1.4 數字繫統的設計
    1.4.1 數字繫統的設計模型
    1.4.2 數字繫統的設計準則
    1.4.3 數字繫統的設計步驟
    1.4.4 數字繫統的設計方法
    1.4.5 兩種設計方法的比較
    1.4.6 EDA技術設計流程
    1.5 EDA技術的應用形式
    1.6 EDA技術的發展趨勢
    1.6.1 可編程邏輯器件發展趨勢
    1.6.2 開發工具的發展趨勢
    第2章 可編程邏輯器件PLD
    2.1 PLD的發展歷程
    2.2 PLD的分類
    2.2.1 按PLD集成密度分類
    2.2.2 按PLD編程方式分類
    2.2.3 按PLD結構特點分類
    2.3 陣列型PLD的結構
    2.3.1 簡單PLD的基本結構
    2.4 現場可編程門陣列FPGA
    2.4.1 FPGA的分類
    2.4.2 FPGA的基本結構
    2.5 邊界掃描測試技術
    2.6 在繫統編程lSP
    第3章 VHDL語言
    3.1 VHDL語言概述
    3.2 VHDL程序結構
    3.2.1 實體
    3.2.2 結構體
    3.2.3 塊語句
    3.2.4 進程
    3.2.5 子程序
    3.2.6 庫、程序包和配置
    3.3 VHDL的語言要素
    3.3.1 VHDL語言的基本語法
    3.3.2 數據對像
    3.3.3 數據類型
    3.3.4 運算操作符
    3.3.5 屬性
    3.3.6 保留關鍵字
    3.4 VHDL的基本語句
    3.4.1 順序語句
    3.4.2 並發語句
    3.5 VHDL的描述舉例
    3.5.1 VHDL描述風格
    3.5.2 組合邏輯電路描述舉例
    3.5.3 時序邏輯電路描述舉例
    第4章 Verilog HDL語言
    4.1 Verilog HDL語言概述
    4.1.1 Verilog HDL的發展歷史
    4.1.2 Verilog HDL和VHDL的比較
    4.2 Verilog HDL程序基本結構
    4.2.1 Verilog HDL程序基本結構
    4.2.2 模塊的結構
    4.3 Verilog HDL語言要素
    4.3.1 標識符
    4.3.2 常量、變量和數據類型
    4.3.3 運算符及表達式
    4.4 Verilog HDL基本語句
    4.4.1 賦值語句
    4.4.2 塊語句
    4.4.3 條件語句
    4.4.4 循環語句
    4.4.5 結構說明語句
    4.4.6 編譯預處理
    4.5 VerIlog HDL描述舉例
    4.5.1 Vetilog HDL描述風格
    4.5.2 組合邏輯電路描述舉例
    4.5.3 時序邏輯電路描述舉例
    第5章 ISE軟件
    5.1 ISE軟件主界面
    5.2 ISE軟件設計流程
    5.2.1 設計輸入
    5.2.2 綜合優化
    5.2.3 實現
    5.2.4 仿真驗證
    5.2.5 編程配置
    5.3 用ISE軟件新建工程
    5.4 原理圖編輯設計方法
    5.4.1 新建工程文件
    5.4.2 新建原理圖文件
    5.4.3 基於XST的綜合
    5.4.4 基於ISE的仿真
    5.4.5 基於ISE的實現
    5.4.6 使用Floorplan分配引腳
    5.4.7 使用UCF文件分配引腳
    5.4.8 下載驗證
    5.5 文本編輯設計方法
    5.5.1 新建工程文件
    5.5.2 新建文本文件
    5.5.3 代碼模板的使用
    5.6 混合編輯設計方法
    5.6.1 新建頂層工程文件
    5.6.2 編輯模塊的VHDL程序並生成元件符號
    5.6.3 設計頂層電路原理圖
    5.6.4 設計的實現
    第6章 Quartus Ⅱ軟件
    6.1 Quartus Ⅱ軟件主窗口
    6.2 Quartus Ⅱ軟件設計流程
    6.2.1 設計輸入
    6.2.2 綜合優化
    6.2.3 布局布線
    6.2.4 仿真驗證
    6.2.5 編程配置
    6.3 用Quartus Ⅱ軟件新建工程
    6.4 原理圖編輯設計方法
    6.4.1 新建工程文件
    6.4.2 新建原理圖文件
    6.4.3 編譯工程
    6.4.4 新建仿真矢量波形文件
    6.4.5 波形仿真
    6.4.6 I/0引腳分配
    6.4.7 下載驗證
    6.5 文本編輯設計方法
    6.5.1 新建工程文件
    6.5.2 新建文本文件
    6.5.3 編譯工程
    6.5.4 新建仿真矢量波形文件
    6.5.5 波形仿真
    6.5.6 I/O引腳分配
    6.5.7 下載驗證
    6.6 混合編輯設計方法
    6.6.1 新建工程文件
    6.6.2 新建文本文件
    6.6.3 新建原理圖文件
    6.6.4 編譯工程
    6.6.5 I/O引腳分配
    6.6.6 下載驗證
    第7章 SOPC設計人門
    7.1 SOPC概述
    7.1.1 片上繫統
    7.1.2 可編程片上繫統
    7.2 NiOSⅡ嵌入式處理器簡介
    7.2.1 NiosⅡ嵌入式處理器主要特性
    7.2.2 NiosⅡ嵌入式處理器結構
    7.2.3 NiosⅡ嵌入式處理器運行模式
    7.2.4 寄存器文件
    7.2.5 算術邏輯單元ALU
    7.2.6 異常和中斷控制
    7.2.7 存儲器與I/0組織
    7.3 Avalon繫統互連結構總線
    7.3.1 Avalon總線基本概念
    7.3.2 Avalon總線特點
    7.3.3 Avalon總線為外設提供的服務
    7.3.4 Avalon總線傳輸模式
    7.4 HAL繫統庫簡介
    7.4.1 HAL SOPC繫統的層次結構
    7.4.2 HAL繫統庫的特點
    7.4.3 基於HAL繫統庫設計應用程序
    7.5 SOPC設計流程
    7.5.1 SOPC硬件設計流程
    7.5.2 SOPC軟件設計流程
    7.6 SOPC設計舉例
    7.6.1 用Quartus Ⅱ軟件新建文件
    7.6.2 用SOPC Builder軟件生成硬件繫統
    7.6.3 用Quartus Ⅱ軟件處理硬件繫統
    7.6.4 用Nios Ⅱ IDE軟件設計應用程序
    第8章 PLD開發實驗繫統
    8.1 PLD開發實驗繫統的結構
    8.2 EPM1270核心板
    8.3 XC95288XL核心板
    8.4 EP2C5Q208核心板
    8.5 MAGIC3200擴展板
    第9章 組合邏輯電路實驗
    9.1 實驗1 門電路實驗
    9.1.1 實驗目的
    9.1.2 實驗設備
    9.1.3 實驗原理
    9.1.4 實驗步驟
    9.1.5 實驗結果
    9.1.6 參考程序及引腳分配
    9.2 實驗2 全加器實驗
    9.2.1 實驗目的
    9.2.2 實驗設備
    9.2.3 實驗原理
    9.2.4 實驗步驟
    9.2.5 實驗結果
    9.2.6 參考程序及引腳分配
    9.3 實驗3 2.4譯碼器實驗
    9.3.1 實驗目的
    9.3.2 實驗設備
    9.3.3 實驗原理
    9.3.4 實驗步驟
    9.3.5 實驗結果
    9.3.6 參考程序及引腳分配
    9.4 實驗4 4.2編碼器實驗
    9.4.1 實驗目的
    9.4.2 實驗設備
    9.4.3 實驗原理
    9.4.4 實驗步驟
    9.4.5 實驗結果
    9.4.6 參考程序及引腳分配
    9.5 實驗5 數據選擇器實驗
    9.5.1 實驗目的
    9.5.2 實驗設備
    9.5.3 實驗原理
    9.5.4 實驗步驟
    9.5.5 實驗結果
    9.5.6 參考程序及引腳分配
    9.6 實驗6 數據比較器實驗
    9.6.1 實驗目的
    9.6.2 實驗設備
    9.6.3 實驗原理
    9.6.4 實驗步驟
    9.6.5 實驗結果
    9.6.6 參考程序及引腳分配
    9.7 實驗7 顯示譯碼器實驗
    9.7.1 實驗目的
    9.7.2 實驗設備
    9.7.3 實驗原理
    9.7.4 實驗步驟
    9.7.5 實驗結果
    9.7.6 參考程序及引腳分配
    **0章 時序邏輯電路實驗
    10.1 實驗8 觸發器實驗
    10.1.1 實驗目的
    10.1.2 實驗設備
    10.1.3 實驗原理
    10.1.4 實驗步驟
    10.1.5 實驗結果
    10.1.6 參考程序及引腳分配
    10.2 實驗9 分頻器實驗
    1O.2.1 實驗目的
    10.2.2 實驗設備
    10.2.3 實驗原理
    10.2.4 實驗步驟
    10.2.5 實驗結果
    10.2.6 參考程序及引腳分配
    10.3 實驗10 移位寄存器實驗
    10.3.1 實驗目的
    10.3.2 實驗設備
    10.3.3 實驗原理
    10.3.4 實驗步驟
    10.3.5 實驗結果
    10.3.6 參考程序及引腳分配
    10.4 實驗11 計數器實驗
    10.4.1 實驗目的
    10.4.2 實驗設備
    10.4.3 實驗原理
    10.4.4 實驗步驟
    10.4.5 實驗結果
    10.4.6 參考程序及引腳分配
    10.5 實驗12 數字電子鐘實驗
    10.5.1 實驗目的
    10.5.2 實驗設備
    10.5.3 實驗原理
    10.5.4 實驗步驟
    10.5.5 實驗結果
    10.5.6 數字電子鐘vHDL參考程序
 
網友評論  我們期待著您對此商品發表評論
 
相關商品
在線留言 商品價格為新臺幣
關於我們 送貨時間 安全付款 會員登入 加入會員 我的帳戶 網站聯盟
DVD 連續劇 Copyright © 2024, Digital 了得網 Co., Ltd.
返回頂部