[ 收藏 ] [ 简体中文 ]  
臺灣貨到付款、ATM、超商、信用卡PAYPAL付款,4-7個工作日送達,999元臺幣免運費   在線留言 商品價格為新臺幣 
首頁 電影 連續劇 音樂 圖書 女裝 男裝 童裝 內衣 百貨家居 包包 女鞋 男鞋 童鞋 計算機周邊

商品搜索

 类 别:
 关键字:
    

商品分类

Vivado從此開始/EDA精品智彙館
該商品所屬分類:計算機/網絡 -> 計算機硬件組裝及維護
【市場價】
443-643
【優惠價】
277-402
【介質】 book
【ISBN】9787121297106
【折扣說明】一次購物滿999元台幣免運費+贈品
一次購物滿2000元台幣95折+免運費+贈品
一次購物滿3000元台幣92折+免運費+贈品
一次購物滿4000元台幣88折+免運費+贈品
【本期贈品】①優質無紡布環保袋,做工棒!②品牌簽字筆 ③品牌手帕紙巾
版本正版全新電子版PDF檔
您已选择: 正版全新
溫馨提示:如果有多種選項,請先選擇再點擊加入購物車。
*. 電子圖書價格是0.69折,例如了得網價格是100元,電子書pdf的價格則是69元。
*. 購買電子書不支持貨到付款,購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。
*. 如果收到的電子書不滿意,可以聯絡我們退款。謝謝。
內容介紹



  • 出版社:電子工業
  • ISBN:9787121297106
  • 作者:編者:高亞軍
  • 頁數:256
  • 出版日期:2017-01-01
  • 印刷日期:2017-01-01
  • 包裝:平裝
  • 開本:16開
  • 版次:1
  • 印次:1
  • 字數:423千字
  • 高亞軍編著的《Vivado從此開始》涵蓋了Vivado
    的四大主題:設計流程、時序約束、設計分析和Tcl腳
    本的使用,結合實例深入淺出地闡述了Vivado的使用
    方法,精心總結了Vivado在實際工程應用中的一些技
    巧和注意事項,既包含圖形界面操作方式,也包含相
    應的Tcl命令。
    本書語言流暢,圖文並茂。全書共包含405張圖
    片、17個表格、172個Tcl腳本和39個HDI。代碼,同
    時,本書配有41個電子教學課件,為讀者提供了直觀
    而生動的資料。
    本書可供電子工程領域內的本科高年級學生和研
    究生學習參考,也可供FPGA工程師和自學者參考使用

  • 第1章 FPGA技術分析
    1.1 FPGA內部結構分析
    1.1.1 Xilinx 7繫列FPGA內部結構分析
    1.1.2 Xilinx UltraScale繫列FPGA內部結構分析
    1.2 FPGA設計流程分析
    1.3 Vivado概述
    1.3.1 Vivado下的FPGA設計流程
    1.3.2 Vivado的兩種工作模式
    1.3.3 Vivado的5個特征
    參考文獻
    第2章 設計綜合
    2.1 常用綜合選項的設置
    2.1.1 -flatten_hierarchy對綜合結果的影響
    2.1.2 -fsm_extraction對狀態機編碼方式的影響
    2.1.3 -keep_equivalent_registers的含義
    2.1.4 -resource_sharing對算術運算的影響
    2.1.5 -control_set_opt_threshold對觸發器控制集的影響
    2.1.6 -no_lc對查找表資源的影響
    2.1.7 -shreg_min_size對移位寄存器的影響
    2.2 合理使用綜合屬性
    2.2.1 async_reg在異步跨時鐘域場合的應用
    2.2.2 max_fanout對高扇出信號的影響
    2.2.3 ram_style和rom_style對存儲性能的影響
    2.2.4 use_dsp48在實現加法運算時的作用
    2.3 out-of-context(OOC)綜合模式
    2.3.1 Project模式下使用OOC
    2.3.2 Non-Project模式下使用OOC
    2.4 綜合後的設計分析
    2.4.1 時鐘網絡分析
    2.4.2 跨時鐘域路徑分析
    2.4.3 時序分析
    2.4.4 資源利用率分析
    2.4.5 扇出分析
    2.4.6 觸發器控制集分析
    參考文獻
    第3章 設計實現
    3.1 理解實現策略
    3.1.1 Project模式下應用實現策略
    3.1.2 Non-Project模式下應用實現策略
    3.2 理解物理優化
    3.3 增量實現
    3.3.1 Project模式下應用增量實現
    3.3.2 Non-Project模式下應用增量實現
    3.4 實現後的設計分析
    3.4.1 資源利用率分析
    3.4.2 時序分析
    3.5 生成配置文件
    3.6 下載配置文件
    參考文獻
    第4章 設計驗證
    4.1 行為級仿真
    4.1.1 基於Vivado Simulator的行為級仿真
    4.1.2 基於ModelSim/QuestaSim的行為級仿真
    4.2 實現後的時序仿真
    4.3 使用VLA(Vivado Logic Analyzer)
    4.3.1 使用ILA(Integrated Logic Analyzer)
    4.3.2 使用VIO(Virtual Input/Output)
    4.3.3 VLA中的數據分析
    4.4 使用add_probe
    參考文獻
    第5章 IP的管理
    5.1 定制IP
    5.1.1 在Vivado工程中定制IP
    5.1.2 在Manage IP中定制IP
    5.2 IP的兩種生成文件形式:xci和xcix
    5.3 對IP的幾個重要操作
    5.3.1 IP的綜合
    5.3.2 IP的仿真
    5.3.3 IP的*新
    5.3.4 IP輸出文件的編輯
    5.4 IP的屬性與狀態
    5.5 IP的約束
    5.6 封裝IP
    5.6.1 通過Vivado工程封裝用戶代碼
    5.6.2 通過指定目錄封裝用戶代碼
    參考文獻
    第6章 約束的管理
    6.1 基本時序理論
    6.2 兩類基本約束
    6.2.1 時鐘周期約束
    6.2.2 引腳分配
    6.3 兩種時序例外
    6.3.1 多周期路徑約束
    6.3.2 偽路徑約束
    6.4 從UCF到XDC
    6.4.1 UCF與XDC的基本對應關繫
    6.4.2 理解層次標識符在UCF和XDC中的區別
    6.5 時序約束編輯輔助工具
    6.5.1 時序約束編輯器
    6.5.2 時序約束向導
    6.6 關於約束文件
    參考文獻
    第7章 Tcl在Vivado中的應用
    7.1 Vivado對Tcl的支持
    7.2 Vivado中Tcl命令的對像及屬性
    7.2.1 文件對像及屬性
    7.2.2 網表對像及屬性
    7.3 Tcl命令與網表視圖的交互使用
    7.4 典型應用
    7.4.1 流程管理
    7.4.2 定制報告
    7.4.3 網表編輯
    7.5 其他應用
    參考文獻
 
網友評論  我們期待著您對此商品發表評論
 
相關商品
在線留言 商品價格為新臺幣
關於我們 送貨時間 安全付款 會員登入 加入會員 我的帳戶 網站聯盟
DVD 連續劇 Copyright © 2024, Digital 了得網 Co., Ltd.
返回頂部