由易幼文編著的《數字集成電路設計實踐》從產
品研發的角度，介紹數字集成電路邏輯設計的原理、
方法和實踐經驗。主要內容涵蓋集成電路器件和制造
工藝的基本原理、邏輯功能的抽像層次、設計流程、
硬件描述語言、微架構設計和芯片總線。本書還詳細
介紹了常見的先入先出緩存的設計實例。
本書的特點是注重為實踐中常見的問題提供解決
方法和背景知識，內容有的放矢、簡明實用。本書可
作為高等院校微電子專業相關課程的教材，也可供從
事數字集成電路邏輯設計的工程師參考使用。

第1章 硅晶體管和集成技術
1．1 半導體硅和PN結
1．2 硅晶體管
1．3 邏輯門和互補式晶體管
1．4 集成電路制造技術
第2章 數據處理和邏輯設計
2．1 數字數據
2．2 數據處理
2．3 數據運算與組合電路
2．4 記憶功能和寄存器
2．5 算法和同步電路
2．6 建立時間和保持時間
2．7 集成電路設計流程
第3章 Verilog硬件描述語言簡介
3．1 邏輯仿真
3．2 用Verilog描述邏輯設計和邏輯驗證
3．3 模塊和端口
3．4 常量數據
3．5 算術運算和邏輯運算
3．6 wire變量與assign指令
3．7 reg變量和initial及always程序塊
3．8 reg變量與RTL設計
3．9 阻塞性和非阻塞性指令
3．10 流程控制
3．11 function和
3．12 預處理指令、繫統任務及注釋
3．13 parameter和參數化模塊
第4章 微架構設計
4．1 模塊面積和邏輯門數
4．2 數據吞吐率和延滯時間
4．3 功耗
4．4 基本組合運算
4．5 延遲時間的優化
4．6 負數運算
4．7 流水線
4．8 跨時鐘域電路
4．9 時鐘門控
第5章 有限狀態機
5．1 時序邏輯和狀態機
5．2 狀態機的RTL代碼
5．3 狀態機的設計
5．4 獨熱編碼
5．5 控制路徑和數據路徑
5．6 狀態機的階層化設計
5．7 狀態機的穩健性
5．8 寄存器的復位
5．9 未知值擴散與寄存器的初始化
第6章 先入先出緩存
6．1 FIFO的功能和用途
6．2 基本FIFO的架構
6．3 基本FIFO的RTL代碼
6．4 基本FIFO的邏輯驗證
6．5 FIFO空滿狀況信號的寄存輸出
6．6 任意深度?
6．7 FIFO數據的寄存輸入和寄存輸出
6．8 格雷碼
6．9 異步
6．10 FIFO的流量控制方式和其他
第7章 存儲器
7．1 SRAM的基本原理
7．2 同步
7．3 存儲器編譯器
7．4 存儲器內建自測試
7．5 多端口
7．6 SRAM行為模型
7．7 SRAM軟錯誤
7．8
7．9
7．9．1 DRAM存儲單元
7．9．2 SDRAM基本架構
7．9．3 SDRAM的控制信號
7．9．4 SDRAM時序參數
7．9．5 SDRAM控制器
第8章 繫統總線和芯片總線
8．1 繫統芯片和總線
8．2 總線的層次架構
8．3 總線的拓撲結構
8．4 APB總線
8．5 AHB總線
8．6 WISHBONE總線
8．7 AXI總線
8．8 總線寄存器層
8．8．1 PIO和
8．8．2 數據的大小端順序
8．8．3 被控寄存器的種類
8．8．4 直接地址和間接地址
8．9 JTAG接口
8．10 I2C總線
8．11
8．11．1 PCI總線的基本結構
8．11．2 PCI功能塊的配置
8．11．3 PCI的總線事務
8．11．4 CPU中斷
8．12 PCI Ex
8．12．1 PCIe總線的基本結構
8．12．2 PCIe總線的軟件兼容性
8．12．3 PCIe交換器
8．12．4 PCIe總線的通信協議
第9章 視頻流媒體轉換器
9．1 Vimer的架構
9．2 視頻預處理
9．3 離散餘弦變換
9．4 量子化和可變長編碼
9．5 MPEG和RTP編碼器
9．6 網絡包緩存
9．7 以太網接入控制
9．8 Vimer芯片的內核和外圍
9．9 邏輯仿真和硬件仿真
附錄A 擴展漢明檢錯糾錯碼
A．1 存儲器檢錯糾錯的基本流程
A．2 二元域分組碼
A．3 線性分組碼和生成矩陣
A．4 使用逆向行和列順序的生成矩陣
A．5 漢明距離和*小距離
A．6 差錯癥狀和ECC解碼
A．7 漢明碼及其生成矩陣
A．8 擴展漢明碼
A．9 擴展漢明碼的應用程序
附錄B 循環冗餘校驗碼
B．1 多項式碼
B．2 循環碼
B．3 繫統多項式碼
B．4 短縮循環碼
B．5 線性反饋移位寄存器
B．6 繫統多項式碼的並行運算
附錄C 使用開源軟件的邏輯設計和仿真環境
C．1 Cygwin
C．2 文本編輯器
C．3 Verilog語言模式
C．4 Icarus Verilog和GT
C．5 腳本語言
參考文獻