夏際金、趙洪立、李川編著的《TI C66x多核DSP
高級軟件開發技術/電子設計與嵌入式開發實踐叢書
》繫統介紹了C66x多核軟件開發的知識，並基於
C6678的設計實例介紹了相關設計經驗。繫統介紹了
C66xDSP器件的基礎概念和多核軟件設計的基礎知識
，引領讀者循序漸進地掌握多核軟件設計技術。對於
傳統DSP開發人員比較陌生的一些概念，如Cache、預
取、數據一致性、數據依賴、死鎖等，進行了重點描
述。繫統介紹了(266x多核器件的存儲器、DMA傳輸、
中斷等內容，並結合工作實際，介紹了多核軟件優化
、多核並行設計及任務級優化經驗。最後，以多普勒
成像的設計實例描述了如何實現並行設計。
全書共11章，內容包括C66x DSP的基本組成，如
存儲器組織、DMA傳輸、中斷和異常、Cache緩存和數
據一致性等，並包含CCs軟件開發環境、SYS／BIOS實
時操作繫統、多核並行設計、軟件設計優化等相關知
識。
本書的特點是由淺入深、概念齊全、實踐性強、
指導性強。本書結合了多年多核軟件開發的實際經驗
，對多核設計中常見的問題進行了詳細的描述；從基
本概念出發，層層推進，介紹了多核並行、數據傳輸
與處理並行和多層次並行設計的經驗。
對於從事C66x多核軟件開發的設計師，本書具有
很強的指導意義，本書還適合作為高校計算機、數據
處理、信號處理、通信等相關專業的本科和研究生教
材。

第1章 TI多核C66x DSP介紹
1.1 C6678處理器
1.1.1 C6678概覽
1.1.2 外圍設備
1.2 66AK處理器
1.3 66AK2H14／12／06和C6678各項功能對比
1.4 C66x處理器內核
1.5 電源休眠控制器
1.5.1 C266x內核電源休眠管理介紹
1.5.2 電源休眠管理特征
1.6 鎖相環及其設置
1.6.1 主PLL和PLL控制器
1.6.2 DDR3 PLL
1.6.3 PASS PLL
1.7 C6678處理器接口通信相關外圍設備
1.7.1 I2C外圍設備
1.7.2 SPI外圍設備
1.7.3 HyperLink外圍設備
1.7.4 UART外圍設備
1.7.5 PCIE外圍設備
1.7.6 TSIP外圍設備
1.7.7 包加速器
1.7.8 EMIFl6外圍設備
1.7.9 安全加速器.
1.7.10 Gigabit Ethernet開關子繫統
1.7.11 管理數據輸入輸出
1.7.12 串行RapidIo端口
1.7.13 通用目的輸入輸出
1.8 定時器
1.9 信號量
1.10 多核導航器
1.11 設計建議
1.11.1 初始化
1.11.2 接口驅動程序
1.11.3 時間戳的獲取
1.11.4 EVM板的使用
第2章 C66x存儲器組織
2.1 C66x存儲控制器
2.1.1 L1P存儲控制器
2.1.2 L1D存儲控制器
2.1.3 L2存儲控制器
2.1.4 外部存儲控制器
2.1.5 擴展存儲控制器
2.2 多核共享存儲控制器
2.2.1 概覽
2.2.2 C66x內核從接口
2.2.3 繫統從接口
2.2.4 繫統主接口
2.2.5 外部存儲器主接口
2.2.6 MSMC存儲器
2.3 擴展存儲控制器XMC
2.3.1 存儲器映射寄存器概要
2.3.2 XMC存儲器保護和地址擴展
2.3.3 存儲器保護和地址擴展過程
2.3.4 地址擴展
2.3.5 XMC存儲器保護結構支持
2.3.6 預取緩衝
2.4 存儲器保護架構
2.4.1 存儲器保護的目的
2.4.2 特權級別
2.4.3 存儲器保護架構
2.5 帶寬管理
2.5.1 介紹
2.5.2 帶寬管理架構
2.5.3 帶寬管理寄存器
2.6 設計建議
2.6.1 合理規劃使用存儲器
2.6.2 存儲器設置成不被Cache緩存和預取
第3章 Cache緩存和數據一致性
第4章 DMA傳輸
第5章 終端和異常
第6章 如何使用CCS
第7章 SYS/BIOS實時操作繫統
第8章 多核並行設計
第9章 軟件優化設計
**0章 距離多普勒成像設計實例
**1章 展望