《基於VHDL與QuartusⅡ軟件的可編程邏輯器件應用與開發(第2版)》內容可以分為兩部分：**部分包括從第1章到第7章的內容，這部分介紹了基於可編程邏輯器件設計應用繫統所需要的基礎知識；第二部分包括第8章到**2章的內容，這部分包括一些比較深入的知識以及如何利用前面學習的基本知識實現應用繫統的設計。本書由鄭燕、赫建國編著。

《基於VHDL與QuartusⅡ軟件的可編程邏輯器件應用與開發(第2版)》 內容可以分為兩部分：第一部分包括從第1章到第7章的內容，這部分介紹 了基於可編程邏輯器件設計應用繫統所需要的基礎知識；第二部分包括第8 章到第12章的內容，這部分包括一些比較深入的知識以及如何利用前面學 習的基本知識實現應用繫統的設計。 第1章回顧了在“數字電路邏輯設計”課程中學習的由標準邏輯器件組 成的數字電路的分析和設計方法；介紹了可編程邏輯器件的工作原理和類 型；介紹了ALTERA公司生產的復雜可編程邏輯器件和現場可編程門陣列器 件。 第2章介紹了電子設計自動化的概念；介紹了使用ALTERA公司提供的可 編程邏輯器件的集成開發軟件QuartusⅡversion 9.0進行電路設計和調試 的整個過程。集成開發軟件QuartusⅡ不僅可以在代碼下載到可編程邏輯器 件芯片之前驗證它的正確性，而且也可以被用來形像地學習基本知識。 可編程邏輯器件的集成開發軟件QuartusⅡ支持多種設計輸入方式。硬 件描述語言具有行為描述的特點，因此第3章介紹了利用VHDL(Very High Speed Integrated Circuit Hardware Description Language)編寫設計代 碼的基本結構。 第4章介紹了VHDL的並行語句。這部分語句與其他計算機高級語言程序 中的語句有著本質的區別。其他計算機高級語言程序中的語句是逐句執行 ，一次隻能執行一句；VHDL代碼中的並行語句可以同時執行，一次可以執 行多條語句。VHDL並行語句的存在原因是因為在硬件電路中所有的邏輯門 在任何時刻都處於執行狀態。 第5章介紹了VHDL的順序語句。順序語句與其他計算機高級語言程序中 的語句類似，它的執行取決書寫順序，它們可以實現時序電路，當然它們 也可以實現組合電路。並行語句隻適用設計組合電路。 基於可編程邏輯器件的數字繫統的開發過程包括設計輸入、編譯、仿 真和向器件下載設計文件這些步驟。一旦器件獲得合適的設計文件，這個 器件就具有了相應的邏輯功能。第6章介紹向可編程邏輯器件下載設計文件 的模式、相關電路和操作步驟。 第7章介紹了有限狀態機(Finite State Machine，FSM)技術。有限狀 態機是一種為進行時序邏輯電路設計而創建的專門模型。這種模型對設計 任務順序非常明確的數字控制繫統非常有用。由電路的狀態轉移表或者電 路的狀態轉移圖，利用VHDL可以設計出不同應用特點的狀態機，而且這些 狀態機都具有相對固定的語句以及表達方式。 第8章介紹了QuartusⅡ可編程邏輯器件的集成開發軟件中的原理圖輸 入方式；介紹了開發軟件提供的各種元件在電路設計中的使用；介紹了層 次化設計的概念，利用這個概念可以把多個設計者完成的子繫統組合成一 個完整的繫統。 第9章介紹了VHDL代碼中實現層次化設計的方法；介紹了元件、函數以 及過程這些能使代碼重復使用的方法，以提高設計效率並使得代碼結構更 加清晰。 第10章介紹了時鐘產生電路；介紹了能夠產生較高時鐘頻率穩定度的 晶體時鐘產生電路；介紹了現場可編程陣列器件的片內鎖相環模塊的使用 。 第11章，通過一個應用繫統(信號產生器)的設計過程，介紹了如何把 前面的基礎知識應用於具體的工作。設計過程是按照設計報告的撰寫順序 進行的，這樣不僅使得設計過程有章可循，同時也學習了任何撰寫設計報 告。撰寫設計報告的過程就是不斷發現問題，解決問題的過程。 第12章介紹了數字繫統SOPC(System On Programmable Chip，SOPC)解 決方案。該方案使得處理器能夠配置到現場可編程陣列器件之中，這樣的 處理器被稱作為NiosⅡ軟核處理器。這種解決方案使得一塊芯片將同時獲 得基於VHDL語言設計的可編程邏輯器件應用電路具有數據傳送速度快的優 點和基於C語言設計的微處理器應用電路具有數據處理能力強的優點。 《基於VHDL與QuartusⅡ軟件的可編程邏輯器件應用與開發(第2版)》 可作為本科院校教授可編程邏輯器件、硬件描述語言或Quartus Ⅱ軟件的 教材，也可作為相關工程技術人員入門參考書。本書由鄭燕、赫建國編著 。

第1章 可編程邏輯器件
目標
引言
1.1 數字集成電路的分類
1.1.1 標準邏輯器件
1.1.2 微處理器
1.1.3 專用集成電路
1.2 標準邏輯器件基礎知識
1.2.1 數字電路的描述
1.2.2 組合邏輯電路
1.2.3 時序邏輯電路
1.3 可編程邏輯器件基礎知識
1.3.1 可編程邏輯器件基礎
1.3.2 可編程邏輯器件內部電路的描述
1.3.3 可編程邏輯器件內部電路的分類
1.4 ALTERA公司的可編程邏輯器件
1.4.1 復雜可編程邏輯器件
1.4.2 現場可編程門陣列器件
小結
習題
第2章 Quadus Ⅱ開發軟件
目標
引言
2.1 QuadusⅡ簡介
2.2 QuanusⅡ集成開發軟件的工作窗口
2.3 創建工程
2.4 設計的輸入
2.5 設計的編譯
2.6 設計的功能仿真
2.6.1 創建仿真波形文件
2.6.2 設計的功能仿真
2.6.3 設計的時序仿真
小結
習題
第3章 VHDL程序的結構
目標
引言
3.1 VHDL語言的產生及發展
3.2 VHDL程序的*簡單結構
3.2.1 VHDL程序的基本格式
3.2.2 VHDL程序的仿真
3.3 實體
3.3.1 實體的格式
3.3.2 VHDL語言的標識符
3.3.3 端口模式
3.3.4 端口的數據類型
3.4 結構體
3.5 VHDL程序的結構
3.5.1 VHDL程序的基本單元
3.5.2 VHDL庫
3.5.3 STD_LOGIC數據類型
小結
習題
第4章 並行語句
目標
引言
4.1 數據類型
4.1.1 預定義的數據類型
4.1.2 數據類型轉換
4.2 VHDL的運算符
4.2.1 賦值運算符
4.2.2 邏輯運算符
4.2.3 算術運算符
4.2.4 關繫運算符
4.2.5 移位操作符
4.2.6 並置運算符
……
第5章 順序語句
第6章 可編程邏輯器件的編程／配置
第7章 狀態機
第8章 QuadusⅡ開發軟件深入使用
第9章 Vhdl的深入使用
**0章 時鐘電路
**1章 信號產生器的設計
**2章 Nios Ⅱ軟核處理器
參考文獻