**部分 基礎篇
第1章 硬件開發平臺及集成開發平臺
1.1 FPGA原理及介紹
1.1.1 FPGA結構及原理
1.1.2 FPGA芯片介紹
1.2 硬件開發平臺
1.2.1 硬件平臺介紹
1.2.2 硬件接口電路
1.2.3 開發板引腳定義
1.3 集成開發環境Vivado
1.3.1 Vivado套件介紹
1.3.2 Vivado開發流程
1.3.3 生成和下載PROM文件
第2章 Verilog HDL語言基礎
2.1 模塊結構
2.1.1 硬件描述語言簡介
2.1.2 Verilog基本模塊結構
2.2 基本語法
2.2.1 基本語法規則
2.2.2 常量及其表示
2.2.3 變量及其數據類型
2.2.4 表達式
2.2.5 運算符及其優先級
2.3 描述方式
2.3.1 結構化描述
2.3.2 數據流描述
2.3.3 行為描述
2.3.4 描述形式與電路建模
2.4 邏輯仿真
2.4.1 Testbench簡介
2.4.2 激勵信號
2.4.3 繫統自定義函數和任務
第二部分 入門篇
第3章 組合邏輯電路設計
3.1 編碼器
3.1.1 普通編碼器
3.1.2 優先編碼器
3.2 譯碼器
3.2.1 二進制譯碼器
3.2.2 顯示譯碼器
3.3 數據選擇器
3.3.1 二選一數據選擇器
3.3.2 四選一數據選擇器
3.4 數據分配器
3.5 數值比較器
3.6 加法器
3.7 算術邏輯單元
第4章 時序邏輯電路設計
4.1 時序邏輯電路建模基礎
4.2 鎖存器和觸發器建模