\"教學資源 ？ 教學課件 配書教案（PPT）可到清華大學出版社網站本書頁面下載。 ？本書從應用的角度出發，注重激發學生的興趣，循序漸進地從基礎理論和應用兩個方面介紹了TMS320DM6437的體繫結構、原理、軟硬件開發與程序設計，並結合作者在教學、科研實踐中的豐富經驗，繫統、全面地論述了基於TMS320DM6437 DSP繫統的開發過程，精選的每個案例都給出了原理介紹及C語言源程序。通過這些案例的學習，讀者可較為容易地掌握TMS320DM6437嵌入式繫統綜合設計與開發技巧。\"

\"TI公司的TMS320C6000繫列DSP是目前數字信號處理器中性能最好的產品之一，TMS320DM6437是TMS320C6000繫列中一款重要的定點DSP芯片，其處理速度快、功能強大、片內外設豐富，應用廣泛。本書全面介紹了TMS320DM6437的體繫結構、原理、軟硬件開發與程序設計方法,包括TMS320DM6437硬件結構、指令繫統、軟件開發環境及程序優化方法、片內資源、外設接口。本書還詳細介紹了TMS320DM6437芯片在DSP主要算法、語音處理及圖像處理方面的程序開發實例。 本書內容全面、實用，講解通俗易懂，旨在使讀者了解TMS320DM6437的體繫結構和基本原理，掌握DSP繫統的設計和開發過程，書中提供的案例便於讀者學習理解DSP的程序開發方法。本書可作為高等院校電子工程、通信工程、自動化、計算機、電氣工程和電力電子等專業的高年級本科生和研究生學習DSP的教材，也可供從事DSP應用繫統設計開發的技術人員參考。\"

張雪英 博士，教授，博士生導師，IEEE會員，中國電子學會高級會員，2006—2010年教育部電子科學與技術教學指導分委員會委員，2013—2017年教育部電子信息類教學指導委員會委員，山西省教學名師，山西省學術技術帶頭人。任教於太原理工大學信息工程學院，從事語音信號處理、DSP應用、模式識別等領域的教學和科研工作。近年來，在有關刊物和國際會議上發表論文100餘篇，其中SCI、EI收錄50餘篇次；出版專著1部、教材5部，翻譯圖書2部，主編“十二五”國家級規劃教材1部；主持完成國家及省部級項目20餘項，授權國家發明專利6項；先後獲“山西省教學成果二等獎”1項，獲“山西省科技進步二等獎”2項，主持山西省精品資源共享課1門，多次被評為山西省優秀碩士學位論文指導教師、山西省研究生教育優秀導師。

目錄




第1章緒論

1.1DSP概述

1.1.1DSP的發展概況及趨勢

1.1.2DSP的特點

1.1.3DSP的分類

1.1.4DSP的應用

1.1.5DSP芯片的選擇

1.2DSP繫統

1.2.1DSP繫統的構成

1.2.2DSP繫統的特點

1.2.3DSP繫統的設計過程

1.3DSP芯片

1.3.1TI公司的DSP芯片

1.3.2其他公司的DSP芯片

1.4TMS320C6x(6000)概述

1.4.1TMS320C6x簡介

1.4.2TMS320C6x結構

1.4.3TMS320C6x特點

1.4.4TMS320C6x的應用

本章小結

思考與練習題

第2章TMS320DM6437的硬件結構

2.1TMS320DM6437的基本結構

2.2TMS320DM6437 CPU結構

2.2.1CPU的組成

2.2.2CPU數據通路

2.2.3CPU狀態控制寄存器

2.3片內存儲器

2.3.1片內存儲器結構

2.3.2存儲器空間分配

2.3.3一級片內程序存儲器

2.3.4一級片內數據存儲器

2.3.5二級片內存儲器

本章小結

思考與練習題

第3章TMS320DM6437的指令繫統

3.1TMS320DM6437指令集概述

3.1.1指令和功能單元之間的映射

3.1.2延遲間隙

3.1.3指令操作碼映射圖

3.1.4並行操作

3.1.5條件操作

3.1.6尋址方式

3.2TMS320DM6437指令集

3.2.1加載/存儲指令

3.2.2算術運算指令

3.2.3邏輯及位域運算指令

3.2.4數據傳送指令

3.2.5程序轉移指令

3.2.6資源對公共指令集的限制

3.3彙編、線性彙編和偽指令

3.3.1彙編代碼結構

3.3.2彙編偽指令

3.3.3彙編語言程序設計

3.3.4線性彙編

3.3.5鏈接器命令文件的編寫和使用

本章小結

思考與練習題

第4章軟件開發環境及程序優化

4.1DSP軟件開發過程及開發工具

4.2CCS集成開發環境

4.2.1CCS安裝與設置

4.2.2創建CCS工程項目

4.2.3工程導入

4.2.4CCS 6.0仿真與燒寫

4.3DSP/BIOS實時操作繫統

4.3.1DSP/BIOS的組件構成

4.3.2基於DSP/BIOS的程序開發

4.4DSP的C/C++語言程序設計

4.4.1面向TMS320C64x的C/C++語言

4.4.2面向DSP的C/C++語言程序設計流程

4.4.3C語言源代碼的優化

4.4.4彙編代碼的優化

4.4.5C語言和彙編語言混合編程

本章小結

思考與練習題

第5章TMS320DM6437流水線與中斷

5.1流水線

5.1.1流水線概述

5.1.2流水線操作

5.1.3指令對流水線性能的影響

5.1.4存儲器對流水線性能的影響

5.2DSP的中斷繫統

5.2.1中斷的基礎知識

5.2.2中斷控制寄存器

5.2.3中斷響應過程

5.2.4中斷嵌套

5.2.5中斷向量程序

本章小結

思考與練習題

第6章TMS320DM6437主機接口與多通道緩衝串口

6.1主機接口

6.1.1HPI概述

6.1.2HPI的結構與功能

6.1.3HPI的讀/寫時序

6.1.4HPI的操作

6.1.5HPI寄存器

6.1.6HPI的中斷申請

6.1.7HPI應用實例

6.2多通道緩衝串口

6.2.1McBSP概述

6.2.2McBSP結構與對外接口

6.2.3McBSP寄存器

6.2.4McBSP的操作

6.2.5McBSP的應用

本章小結

思考與練習題

第7章TMS320DM6437通用輸入/輸出接口與定時器

7.1通用輸入/輸出接口(GPIO)

7.1.1GPIO接口概述

7.1.2GPIO功能

7.1.3中斷和事件產生

7.1.4GPIO寄存器

7.2定時器

7.2.1定時器結構

7.2.2定時器的工作模式控制

7.2.3定時器寄存器

本章小結

思考與練習題

第8章TMS320DM6437應用程序設計

8.1DSP基本算法

8.1.1有限衝激響應(FIR)數字濾波器設計

8.1.2無限衝激響應(IIR)數字濾波器設計

8.1.3快速傅裡葉變換(FFT)算法

8.1.4卷積算法

8.1.5自適應濾波算法

8.2語音信號采集與分析

8.2.1回聲實驗

8.2.2音頻濾波

8.3圖像處理

8.3.1圖像點處理

8.3.2圖像的幾何變換

8.3.3圖像增強

8.3.4圖像邊緣檢測

本章小結

思考與練習題

附錄ADSP繫統配置及初始化程序

附錄BGPIO接口與ZWT封裝引腳的對應關繫

附錄C音頻芯片TLV320AIC23B介紹

參考文獻

第5章TMS320DM6437流水線與中斷 5．1流水線 5．1．1流水線概述 在馮·諾依曼結構中，程序中各條機器指令都是按照順序執行的，隻有在前一條指令的各過程段都全部完成後，纔從存儲器取出下一條指令，即機器各部件在某些周期內進行操作，而在某些周期內是空閑的，導致機器各部分的利用率不高。如果用控制器進行適當調度，可以讓機器的各個部件在每個周期內都在工作，這樣可以提高計算機各功能部件的工作效率和計算機的運行速度，這就需要流水線(Pipeline)技術。
流水線技術是指在程序執行時多條指令重疊進行操作的一種準並行處理技術。它是將一個重復的過程分解為若干個子過程，每個子過程由專門的功能部件來實現。流水線中的每個子過程及其功能部件稱為流水線的級或段，段與段相互連接形成流水線。流水線的段數稱為流水線的深度。把多個處理過程在時間上錯開，依次通過各功能段，這樣，每個子過程就可以與其他的子過程並行進行。對微處理器的每個部件來說，每隔1個時鐘周期即可進入一條新指令，這樣在同一時間內，就有多條指令交疊在不同部件內處理，使CPU運算速度提高。但這種流水線工作方式控制較為復雜，很難全速運行。
TMS320DM6437的DSP具有獨特的特點，它可以通過消除流水線交錯，簡化流水線的控制，並通過增加流水線消除程序提取、數據訪問和乘法運算等傳統結構的瓶頸，提高單周期的吞吐量。並且，利用流水線提供的靈活性可以簡化編程，提高性能。
5．1．2流水線操作 流水線操作以CPU周期為單位，一個CPU周期是指特定的執行包在流水線特定階段的時間。CPU周期的邊界總是發生在時鐘周期的邊界，隨著節拍代碼流流經各個部件，各個部件根據指令代碼進行不同處理。一個指令的取出和執行過程可以分為多個階段。TMS320DM6437的DSP指令集流中所有的指令都通過取指(Fetch)、譯碼(Decode)和執行(Execute)3個階段。各階段的任務如下。
(1) 取指： 取出一條指令送到指令寄存器。所有指令的取指階段都有4個節拍，即PG、PS、PW、PR節拍，每個節拍的具體功能如下。
① PG程序地址產生(Program Address Generate)： CPU上取指包的地址確定。
② PS程序地址發送(Program Address Send)： 取指包的地址送至內存。
③ PW程序訪問等待(Program Access Ready Wait)： 訪問程序存儲空間。
④ PR程序取指包接收(Program Fetch Packet Receive)： 取指包送至CPU邊界。
圖51流水線取指級的四個節拍功能圖 TMS320DM6437的DSP取指階段的每個節拍采用8個字的取指包。四個節拍從左到右依次進行，所有的這8個字同時通過PG、PS、PW和PR進行取指。PR取指包有四個執行包，PW和PS各包括兩個執行包，PG包含八個指令的一個執行包。流水線取指級的四個節拍功能如圖51所示。
(2) 譯碼： 對指令操作碼進行譯碼，讀取操作數。所有指令譯碼階段都包括2個節拍，即DP和DC節拍。每個節拍的具體功能如下。 ① DP指令分配(Instruction Dispatch)： 確定取指包的下一個執行包，並將其送至適當的功能單元準備譯碼。
② DC指令譯碼(Instruction Decode)： 指令在功能單元進行譯碼。
在流水線的DP階段，取指包被分為執行包。執行包包括一個指令或兩到八個平行指令。且在此階段，執行包的指令被分配合適的功能單元。在DC階段，源寄存器、目標寄存器和相關路徑被解碼，以執行功能單元的指令。
(3) 執行： 根據操作碼的要求，完成指令規定的操作，並把運算結果寫到指定的存儲或緩衝單元中。流水線的執行階段節拍的數量不同，這取決於指令的類型。
流水線的執行部分被分為5個節拍。大多數DSP指令是單周期的，所以它們隻有一個執行節拍(E1)。隻有少數指令需要多個執行節拍。不同類型的指令需要不同數量的這些節拍來完成執行。這些流水線的階段對理解CPU周期邊界設備狀態具有重要作用。流水線執行級的5個節拍如下。 ① 執行節拍E1： 測試指定執行條件及讀取操作數，對所有的指令適用。對於讀取和存儲指令，假定指令的條件被評估為真時，地址產生，其修正值寫入寄存器； 若指令的條件為假，則指令在E1後不寫入任何結果或進行任何流水線操作； 對於轉移指令，程序轉移目的地址取指包處於PG節拍； 對於單周期指令，結果寫入寄存器； 對於雙精度(DP)比較指令、ADDDP和MPYDP等指令，讀取源操作數的低32位； 對於其他指令，讀取操作數； 對於雙周期雙精度(DP)指令，結果的低32位寫入寄存器。
② 執行節拍E2： 讀取指令的地址送至內存。存儲指令的地址和數據送至內存。對結果進行飽和處理的單周期指令，若結果飽和，置SRC的SAT位； 對於單個16×16乘法指令、乘法單元和非乘法操作指令，結果將寫入寄存器文件。TMS320C64x的M單元的非乘法操作指令，對於DP比較指令和ADDDP/SUBDP指令，讀取源操作數的高32位； 對於MPYDP指令，讀取源操作數1的低32位和源操作數2的高32位； 對於MPYI和MPYID指令，讀取源操作數。
③ 執行節拍E3： 進行數據存儲空間訪問。對結果進行飽和處理的乘法指令在結果飽和時置SAT位； 對於MPYDP指令讀取源操作數1的高32位和源操作數2的低32位； 對於MPYI和MPYID指令，讀取源操作數。
④ 執行節拍E4： 對於讀取指令，把所讀的數據送至CPU邊界； 對於乘法擴展，結果將被寫入寄存器； 對於MPYI和MPYID指令,讀取源操作數； 對於MPYDP指令，讀取源操作數的高32位； 對於4周期指令，結果寫入寄存器； 對於INTDP指令，結果的低32位寫入寄存器。
⑤ 執行節拍E5： 對於讀取指令，把所讀的數據寫入寄存器； 對於INTDP指令，結果寫入寄存器。
TMS320DM6437中所有指令均按照以上3級流水線運行，具體流水線結構如圖52所示。3級流水線各節拍的功能描述如表51所示。
圖52TMS320DM6437 3級流水線 表513級流水線各節拍功能描述 流水線階段描述 Fetch PGProgram Address Generate，程序地址產生 PSProgram Address Send，程序地址發送 PWProgram Access Ready Wait,程序訪問等待 PRProgram Fetch Packet Receive,程序取指包接收 Decode DPInstruction Dispatch,指令分派 DCInstruction Decode,指令譯碼 Execute E1執行階段的**個節拍 ...… 流水線流程圖如圖53所示，連續的各個取值包都包含8條並行指令，各個指令包以每個時鐘一個節拍的方式通過流水線。
圖53TMS320DM6437流水線流程圖