。。。

。。。

第1章 從頭認識FPGA
1.1 Cyclone Ⅳ E FPGA原理與應用
1.1.1 CycloneⅣE概述
1.1.2 CycloneⅣE擴展資源介紹
1.1.3 重點電路設計
1.2 Intel FPGA開發環境
1.2.1 Quartus軟件的發展史
1.2.2 Quartus Prime的下載
1.2.3 Quartus Prime的安裝
1.2.4 Quartus Prime軟件的基本使用
第2章 FPGA開發軟硬件平臺介紹
2.1 AC620開發套件
2.1.1 AC620開發板的功能特點
2.1.2 AC620開發板的使用
2.2 Intel FPGA開發流程
2.2.1 建立工程
2.2.2 設計輸入
2.2.3 分析和綜合
2.2.4 功能仿真
2.2.5 綜合與布局布線
2.2.6 時序仿真
2.2.7 I／0分配以及生成配置文件
2.2.8 配置FPGA下載
2.3 FPGA設計的燒寫與投產
2.3.1 FPGA固件存儲方案
2.3.2 Cyclone Ⅳ E FPGA固件燒寫方案
2.3.3 燒寫文件JIC的產生
第3章 FPGA基本數字邏輯設計
3.1 組合邏輯電路設計——譯碼器
3.1.1 譯碼器工作原理
3.1.2 譯碼器Verilog實現
3.1.3 激勵創建及仿真測試
3.2 時序邏輯電路設計——計數器
3.2.1 計數器工作原理
3.2.2 計數器的Verilog實現
3.2.3 仿真及板級驗證
3.3 IP核應用——計數器
3.3.1 IP核創建流程
3.3.2 仿真及板級驗證
3.3.3 已生成IP核的參數修改
3.3.4 QuartusⅡ中1P核參數的修改
3.4 BCD計數器設計與驗證
3.4.1 BCD碼原理
3.4.2 BCD計數器的Verilog實現
3.4.3 激勵創建及仿真測試
3.4.4 級聯BCD計數器設計與仿真
3.5 阻塞賦值與非阻塞賦值原理分析
3.5.1 不同賦值方式的對比與實現
3.5.2 不同賦值方式的仿真及測試
3.6 狀態機設計實例
3.6.1 狀態機工作原理
3.6.2 字符串檢測狀態機實現
3.6.3 激勵創建及仿真測試
3.7 獨立按鍵消抖設計與驗證
3.7.1 按鍵的物理結構及電路設計
3.7.2 硬件電路實現按鍵消抖
3.7.3 狀態機實現按鍵消抖
3.7.4 激勵創建及仿真測試
3.7.5 任務及隨機函數的使用
3.8 模塊化設計基礎——加減法計數器
3.8.1 模塊功能劃分
3.8.2 模塊功能設計
3.8.3 仿真及板級驗證
3.9 8位七段數碼管驅動設計與驗證
……
第4章 FPG**上專用資源使用
第5章 FPGA進階數字邏輯設計
第6章 FPGA綜合數字繫統設計
參考文獻

。。。